《邏輯運(yùn)算與集成邏輯門(mén)ppt.ppt》由會(huì)員分享，可在線(xiàn)閱讀，更多相關(guān)《邏輯運(yùn)算與集成邏輯門(mén)ppt.ppt（73頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1 第二章 基本邏輯運(yùn)算與集成邏輯門(mén) 2 2 1基本邏輯關(guān)系 2 2門(mén)電路概述 2 3TTL與非門(mén) 2 4其它類(lèi)型的TTL門(mén)電路 2 5MOS門(mén)電路 3 邏輯變量 邏輯函數(shù) 真值表 一 邏輯函數(shù)與邏輯變量 一個(gè)結(jié)論成立與否 取決于與其相關(guān)的前提條件是否成立 結(jié)論與前提條件之間的因果關(guān)系叫邏輯函數(shù) 通常記作 F f A B C 邏輯函數(shù)F也是一個(gè)邏輯變量 叫做因變量或輸出變量 A B C 叫做自變量或輸入變量 4 邏輯變量只有 真 假 兩種可能 在邏輯數(shù)學(xué)中 把 真 假 稱(chēng)為邏輯變量的取值 簡(jiǎn)稱(chēng)邏輯值 通常用 1 表示 真 用 0 表示 假 稱(chēng)之為正邏輯 二 真值表 描述邏輯函數(shù)F與邏輯變量 A B C 之間真假關(guān)系的表格 稱(chēng)之為真值表 5 基本邏輯關(guān)系 與 and 或 or 非 not 2 1基本邏輯關(guān)系 一 與 邏輯 與邏輯 決定事件發(fā)生的各條件中 所有條件都具備 事件才會(huì)發(fā)生 成立 規(guī)定 開(kāi)關(guān)合為邏輯 1 開(kāi)關(guān)斷為邏輯 0 燈亮為邏輯 1 燈滅為邏輯 0 6 邏輯符號(hào) 邏輯式 F A B C 邏輯乘法邏輯與 真值表 真值表特點(diǎn) 任0則0 全1則1 與邏輯運(yùn)算規(guī)則 0 0 00 1 01 0 01 1 1 7 二 或 邏輯 或邏輯 決定事件發(fā)生的各條件中 有一個(gè)或一個(gè)以上的條件具備 事件就會(huì)發(fā)生 成立 規(guī)定 開(kāi)關(guān)合為邏輯 1 開(kāi)關(guān)斷為邏輯 0 燈亮為邏輯 1 燈滅為邏輯 0 8 真值表 邏輯符號(hào) 邏輯式 F A B C 邏輯加法邏輯或 真值表特點(diǎn) 任1則1 全0則0 或邏輯運(yùn)算規(guī)則 0 0 00 1 11 0 11 1 1 9 三 非 邏輯 非 邏輯 決定事件發(fā)生的條件只有一個(gè) 條件不具備時(shí)事件發(fā)生 成立 條件具備時(shí)事件不發(fā)生 規(guī)定 開(kāi)關(guān)合為邏輯 1 開(kāi)關(guān)斷為邏輯 0 燈亮為邏輯 1 燈滅為邏輯 0 10 邏輯符號(hào) 邏輯非邏輯反 真值表特點(diǎn) 1則0 0則1 邏輯式 運(yùn)算規(guī)則 11 四 幾種常用的邏輯關(guān)系邏輯 與 或 非 是三種基本的邏輯關(guān)系 任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示 與非 條件A B C都具備 則F不發(fā)生 其他幾種常用的邏輯關(guān)系如下表 12 或非 條件A B C任一具備 則F不發(fā)生 異或 條件A B有一個(gè)具備 另一個(gè)不具備則F發(fā)生 同或 條件A B相同 則F發(fā)生 13 與或非運(yùn)算 邏輯表達(dá)式為 14 基本邏輯關(guān)系小結(jié) 15 門(mén)電路的作用 是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路 與基本邏輯關(guān)系相對(duì)應(yīng) 門(mén)電路的主要類(lèi)型 與門(mén) 或門(mén) 與非門(mén) 或非門(mén) 異或門(mén)等 門(mén)電路的輸出狀態(tài)與賦值對(duì)應(yīng)關(guān)系 正邏輯 高電位對(duì)應(yīng) 1 低電位對(duì)應(yīng) 0 混合邏輯 輸入用正邏輯 輸出用負(fù)邏輯 或者輸入用負(fù)邏輯 輸出用正邏輯 一般采用正邏輯 負(fù)邏輯 高電位對(duì)應(yīng) 0 低電位對(duì)應(yīng) 1 2 2門(mén)電路概述 16 在數(shù)字電路中 對(duì)電壓值為多少并不重要 只要能判斷高低電平即可 K開(kāi) VO輸出高電平 對(duì)應(yīng) 1 K合 VO輸出低電平 對(duì)應(yīng) 0 17 門(mén) 電子開(kāi)關(guān) 滿(mǎn)足一定條件時(shí) 電路允許信號(hào)通過(guò) 開(kāi)關(guān)接通 開(kāi)門(mén)狀態(tài) 關(guān)門(mén)狀態(tài) 條件不滿(mǎn)足時(shí) 信號(hào)通不過(guò) 開(kāi)關(guān)斷開(kāi) 18 開(kāi)關(guān)作用 二極管 反向截止 開(kāi)關(guān)接通 開(kāi)關(guān)斷開(kāi) 三極管 C E 飽和區(qū) 截止區(qū) 開(kāi)關(guān)接通 開(kāi)關(guān)斷開(kāi) 正向?qū)?19 三極管的開(kāi)關(guān)特性 20 一 二極管與門(mén)和或門(mén)電路1 與門(mén)電路 21 2 或門(mén)電路 22 二 三極管非門(mén)電路 23 1 體積大 工作不可靠 2 需要不同電源 3 各種門(mén)的輸入 輸出電平不匹配 分立元件門(mén)電路的缺點(diǎn) 采用類(lèi)似的方法還可以構(gòu)成或非門(mén) 異或門(mén)等 24 2 3TTL與非門(mén) 數(shù)字集成電路 在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏輯電路所需要的全部元件和連線(xiàn) 使用時(shí)接 電源 輸入和輸出 數(shù)字集成電路具有體積小 可靠性高 速度快 而且價(jià)格便宜的特點(diǎn) TTL型電路 輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管 稱(chēng)之為 Transistor TransistorLogic 25 2 3 1TTL與非門(mén)的基本原理 一 結(jié)構(gòu) 26 輸入級(jí) 輸出級(jí) 中間級(jí) T1 多發(fā)射極晶體管 實(shí)現(xiàn) 與 運(yùn)算 27 非 與非門(mén) 輸出級(jí) 與 28 1 任一輸入為低電平 0 3V 時(shí) 0 7V 不足以讓T2 T5導(dǎo)通 二 工作原理 29 0 7V uo 5 uR2 ube3 ube4 3 4V高電平 邏輯關(guān)系 任0則1 30 電位被嵌在2 1V 全反偏 1V 2 輸入全為高電平 3 4V 時(shí) 31 全反偏 uF 0 3V 邏輯關(guān)系 全1則0 32 一 電壓傳輸特性 2 3 2TTL與非門(mén)的特性和技術(shù)參數(shù) 33 UOL 0 3V 傳輸特性曲線(xiàn) UOL 0 3V 閾值UT 1 4V 理想的傳輸特性 輸出高電平 輸出低點(diǎn)平 34 1 輸出高電平UOH 輸出低電平UOL UOH 2 4VUOL 0 4V便認(rèn)為合格 典型值UOH 3 4VUOL 0 3V 2 閾值電壓UT ui UT時(shí) 認(rèn)為ui是低電平 ui UT時(shí) 認(rèn)為ui是高電平 UT 1 4V 35 二 輸入 輸出負(fù)載特性 1 前后級(jí)之間電流的聯(lián)系 分兩種情況討論 1 前級(jí)輸出為高電平時(shí) 2 前級(jí)輸出為低電平時(shí) 36 前級(jí)輸出為高電平時(shí) 前級(jí) 后級(jí) 級(jí)間電流 流出前級(jí) 記為IOH 拉電流 拉電流能力 維持UOH時(shí) 所允許的最大拉電流值 37 前級(jí)輸出為低電平時(shí) 前級(jí) 后級(jí) 級(jí)間電流 流入前級(jí) 記為IOL 約1 4mA 稱(chēng)為灌電流 38 灌電流的計(jì)算 39 2 扇出系數(shù) 扇出系數(shù) 與非門(mén)電路輸出能驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù) 前級(jí)輸出為高電平時(shí) 40 前級(jí)輸出為低電平時(shí) 41 3 輸入端通過(guò)電阻R接地 問(wèn)題 這時(shí) 輸入是 1 還是 0 42 R較小時(shí) ui UT T2不導(dǎo)通 輸出高電平 R增大時(shí) R ui ui UT時(shí) 輸出低電平 43 計(jì)算臨界電阻值 即 當(dāng)R 1 45k 時(shí) 可以認(rèn)為輸入為 1 當(dāng)R 1 45k 時(shí) 可以認(rèn)為輸入為 0 44 以上分析說(shuō)明 懸空的輸入端相當(dāng)于接高電平 為了防止干擾 一般將懸空的輸入端接高電平 TTL與非門(mén)在使用時(shí)多余輸入端處理 1 接 5V 2 若懸空 UI 1 3 輸入端并聯(lián)使用 45 4 平均傳輸時(shí)間 tpd1 tpd2 典型值 3 10ns 46 如 TTL門(mén)電路芯片 四2輸入與非門(mén) 型號(hào)74LS00 地GND TTL門(mén)電路芯片簡(jiǎn)介 外形 電源VCC 5V 47 2 4其它類(lèi)型的TTL門(mén)電路 2 4 1集電極開(kāi)路的與非門(mén) OC門(mén) 一 問(wèn)題的提出 標(biāo)準(zhǔn)TTL與非門(mén)進(jìn)行與運(yùn)算 能否 線(xiàn)與 OpenCollector 48 TTL與非門(mén)的輸出電阻很低 這時(shí) 直接線(xiàn)與會(huì)使電流i劇烈增加 i 功耗 T4熱擊穿 UOL 與非門(mén)2 不允許直接 線(xiàn)與 與非門(mén)1截止 與非門(mén)2導(dǎo)通 UOH UOL 與非門(mén)1 問(wèn)題 TTL與非門(mén)能否直接線(xiàn)與 49 集電極懸空 應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RL 二 OC門(mén)結(jié)構(gòu) 特點(diǎn) RL和UCC可以外接 50 1 OC門(mén)可以實(shí)現(xiàn) 線(xiàn)與 功能 分析 F1 F2 F3任一導(dǎo)通 則F 0 F1 F2 F3全截止 則F 1 F F1F2F3 OC門(mén)的應(yīng)用 51 實(shí)現(xiàn)電平轉(zhuǎn)換 抬高輸出高電平 OC門(mén)輸出的低電平UOL UCES5 0 3V 高電平UOH UCC ICEO5RC UCC 所以 改變電源電壓可以方便地改變其輸出高電平 OC門(mén)的這一特性 被廣泛用于數(shù)字系統(tǒng)的接口電路 實(shí)現(xiàn)前級(jí)和后級(jí)的電平匹配 52 驅(qū)動(dòng)非邏輯性負(fù)載 圖2 22 a 是用來(lái)驅(qū)動(dòng)發(fā)光二極管 LED 的 當(dāng)OC門(mén)輸出UOL時(shí) LED導(dǎo)通發(fā)光 當(dāng)OC門(mén)輸出UOH時(shí) LED截止熄滅 53 2 4 2三態(tài)門(mén) E 控制端 一 結(jié)構(gòu) 54 二 工作原理 1 控制端E 0時(shí)的工作情況 55 2 控制端E 1時(shí)的工作情況 56 功能表 三 三態(tài)門(mén)的符號(hào)及功能表 功能表 57 三態(tài)門(mén)主要作為T(mén)TL電路與總線(xiàn)間的接口電路 四 三態(tài)門(mén)的用途 工作時(shí) E1 E2 E3分時(shí)接入高電平 58 2 5MOS門(mén)電路 MOS電路的特點(diǎn) 2 是電壓控制元件 靜態(tài)功耗小 3 允許電源電壓范圍寬 3 18V 4 扇出系數(shù)大 抗噪聲容限大 優(yōu)點(diǎn) 1 工藝簡(jiǎn)單 集成度高 缺點(diǎn) 工作速度比TTL低 59 2 5 1CMOS反相器 1 工作原理 vi vGSN vGSP TN TP vO 0V 0V 10V 截止 導(dǎo)通 10V 10V 10V 0V 導(dǎo)通 截止 0V VTN 2V VTP 2V 邏輯圖 邏輯表達(dá)式 60 與非門(mén) 1 CMOS與非門(mén) a 電路結(jié)構(gòu) b 工作原理 VTN 2V VTP 2V 2 5 2CMOS邏輯門(mén) 61 或非門(mén) 2 CMOS或非門(mén) VTN 2V VTP 2V N輸入的或非門(mén)的電路的結(jié)構(gòu) 輸入端增加有什么問(wèn)題 62 1 CMOS漏極開(kāi)路門(mén)的提出 輸出短接 在一定情況下會(huì)產(chǎn)生低阻通路 大電流有可能導(dǎo)致器件的損毀 并且無(wú)法確定輸出是高電平還是低電平 2 5 3CMOS漏極開(kāi)路 OD 門(mén) 0 1 63 2 漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào) c 可以實(shí)現(xiàn)線(xiàn)與功能 電路 邏輯符號(hào) b 與非邏輯不變 漏極開(kāi)路門(mén)輸出連接 a 工作時(shí)必須外接電源和電阻 64 2 上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響 Rp的值愈小 負(fù)載電容的充電時(shí)間常數(shù)亦愈小 因而開(kāi)關(guān)速度愈快 但功耗大 且可能使輸出電流超過(guò)允許的最大值IOL max 電路帶電容負(fù)載 Rp的值大 可保證輸出電流不能超過(guò)允許的最大值IOL max 功耗小 但負(fù)載電容的充電時(shí)間常數(shù)亦愈大 開(kāi)關(guān)速度因而愈慢 65 只有一個(gè)OD門(mén)導(dǎo)通 為保證低電平輸出OD門(mén)的輸出電流不能超過(guò)允許的最大值IOL max 且VO VOL max RP不能太小 當(dāng)VO VOL IIL total 66 當(dāng)VO VOH 為使得高電平不低于規(guī)定的VIH的最小值 則Rp的選擇不能過(guò)大 67 2 5 4CMOS傳輸門(mén) 雙向模擬開(kāi)關(guān) 1 CMOS傳輸門(mén)電路 邏輯符號(hào) 68 V1管 當(dāng)UGBN UTN時(shí) V1產(chǎn)生溝道 當(dāng)UGBNUTP時(shí) V2的溝道消失 69 2 CMOS傳輸門(mén)電路的工作原理 GSN VTN TN截止 開(kāi)關(guān)斷開(kāi) 不能轉(zhuǎn)送信號(hào) GSP 0 TP截止 70 2 CMOS傳輸門(mén)電路的工作原理 GSN VTN TN導(dǎo)通 開(kāi)關(guān)閉合 能轉(zhuǎn)送信號(hào) UGBP UTP TP導(dǎo)通 71 把一個(gè)傳輸門(mén)TG和一個(gè)非門(mén)按圖2 30 a 連接起來(lái) 即可構(gòu)成模擬開(kāi)關(guān) 其符號(hào)如圖2 30 b 所示 當(dāng)C 1時(shí) 開(kāi)關(guān)接通 當(dāng)C 0時(shí) 開(kāi)關(guān)斷開(kāi) 該模擬開(kāi)關(guān)也是雙向器件 圖2 30CMOS模擬開(kāi)關(guān) a 電路 b 符號(hào) 72 2 5 5CMOS三態(tài)門(mén)電路 1 0 0 1 1 截止 導(dǎo)通 1 0 0 截止 導(dǎo)通 0 1 0 截止 截止 X 1 邏輯功能 高電平有效的同相邏輯門(mén) 0 1 73 CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來(lái)說(shuō)已經(jīng)達(dá)到或者超過(guò)TTL器件的水平 CMOS器件的功耗低 扇出數(shù)大 噪聲容限大 靜態(tài)功耗小 動(dòng)態(tài)功耗隨頻率的增加而增加 2 6CMOS邏輯門(mén)電路的技術(shù)參數(shù) CMOS門(mén)電路各系列的性能比較